您的当前位置:首页 >仁川外圍 >【香格里拉外围】把兩塊芯片壓成一塊:EUV以來半導體製造的最大創新 正文
时间:2024-09-20 06:23:31 来源:网络整理编辑:仁川外圍
機器之心報道編輯:澤南、小舟在一平方毫米的矽片上建立數百萬個連接。從納米到埃米,芯片製造商正在竭盡全力縮小電路的尺寸。但對於人們日益增長的算力需求,一項涉及更大尺寸數百或數千納米)的技術在未來五年內可 香格里拉外围
混合鍵合既可以將一種尺寸的成块單個芯片連接到一個裝滿更大尺寸芯片的晶圓上 ,
其他一些研究人員則致力於確保這些扁平部件能夠足夠牢固地粘合在一起 。导体的最大创這將有助於確保僅使用化學工藝即可實現良好的制造香格里拉外围 CoW 連接。構建所謂的把两V半 3D 芯片 。鍵合距離(或間距)僅為 400 納米。块芯HBM 通常與高端 GPU 放置在同一封裝中 ,片压降低間距
最近的成块晶圓對晶圓(WoW)研究實現了最緊密的間距 —— 約 360 納米到 500 納米 —— 這有關在一件事上付出的大量努力:平整度。製作 chamfered corners,导体的最大创旨在形成更強的制造化學鍵 。但芯片對晶圓(或芯片到晶圓)技術在高端處理器中可以大放異彩,把两V半」日本東北大學的块芯副教授福島譽史(Takafumi Fukushima) 說 。並使用不同的片压方案來化學激活表麵。即使在銅膨脹後 ,英特爾計劃在今年年底實現同樣的目標。從而產生可能幹擾連接的碎片。例如用碳氮化矽代替氧化矽 ,CEA Leti 的研究人員正在探索所謂的自對準(self-alignment)技術。
最終的鍵合強度部分來自銅連接。而且還將銅墊之間的絕緣層的圓度降低到納米級,精度優於 50-nm 。」
ECTC 討論的其他實驗側重於簡化鍵合過程。
Chia 表示 ,使每個凹陷的 pad 對齊。就可以采取更少的东昌府外围模特措施來提高其鍵合準備情況 。等離子蝕刻不會導致邊緣碎裂,使用 200 nm 鍵合 pad 的背麵供電傳輸將大大降低 3D 連接的電容,
機器之心報道
編輯:澤南、他希望通過一次蝕刻掉一個原子層的銅來實現這一點。不僅使整個晶圓平坦化,縮短工藝時間 。以提高電導率和穩定性。小舟
在一平方毫米的矽片上建立數百萬個連接 。因此每層之間都有被有機填料包圍的微小焊球。微凸點占據的體積意味著這些堆棧很快就會變得太高而無法正確裝入 GPU 封裝中 。整個部分就無法連接。「在設備可用之後,以確保更好的連接。因為它可以將一種尺寸的 die 放置到更大 die 的晶圓上 。三星的 Seung Ho Hahn 解釋說,
3 、
連接的質量也很重要。
英特爾的 Yi Shi 在 ECTC 大會上報告說,並減少整個過程的時間和複雜性。三星高級工程師 Hyeonmin Lee 表示 :「我認為使用這項技術可以製造 20 層以上的堆棧。最初,混合鍵合的最後一步可能需要數小時